This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN


(11)Publication number: 63-246927 (43)Date of publication of application: 13.10.1988 (51)Int.CI. H03M 1/36 H01C 13/00 H03H 7/24 H03K 17/00 (21)Application number: 62-081523 (71)Applicant: **NEC CORP** (22)Date of filing: 01.04.1987 (72)Inventor: YOSHIZAWA KAZUTOSHI

(54) REFERENCE VOLTAGE GENERATING CIRCUIT

(57)Abstract:

PURPOSE: To decrease the chip area by providing a 1st switch circuit connecting to a resistor connected to a DC power supply and to each division node of a 1st division resistance string and a 2nd switch circuit connecting a resistor connected to ground and each division node of a 3rd division resistance string.

CONSTITUTION: A DC power supply VCC is connected to a resistor R0 whose resistance is R/2, the resistor R0 is connected to division points a1 a4 of a 1st resistor string comprising resistors R1 R3 whose resistance is R via changeover switches 2-1 2-4 of the switch circuit 2. On the other hand, the earth point is connected to a resistor R10 whose resistance is R/2 and the resistor R10 is connected to division points a7 a10 of a 3rd resistor string comprising resistors R7 R9 whose resistance is R. Thus, number of connections with a selector 1 corresponding to the reference division resistor is reduced remarkably and the chip area is decreased.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑫ 公 開 特 許 公 報 (A)

昭63-246927

⑤Int.Cl.⁴	證別記号	庁内整理番号		④公開	昭和63年(1	1988)10月13日	
H 03 M 1/36 H 01 C 13/00		6832-5 J K - 7303-5 E					
H 03 H 7/24 H 03 K 17/00		7328 — 5 J A — 7190 — 5 J	審査請求	未請求	発明の数	1 (全4頁)	

9発明の名称 基準電圧発生回路

②特 願 昭62-81523

登出 願 昭62(1987)4月1日

砂発 明 者 吉 澤 和 俊 東京都港区芝5丁目33番1号 日本電気株式会社内

①出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

30代 理 人 弁理士 内 原 晋

明細書

発明の名称 活準紀圧発生回路

2 特許訓求の範囲

直施電源とアース間に基準分割抵抗を接続して 起準電圧を発生する基準電圧発生回路にお扱いした。 R(Q)の抵抗をn(正整数)の服保機械においした。 1の分割抵抗ストリングと、の分割抵抗ののした。 第3の分割抵抗ストリングとをn個直列に接続した。 第3の分割抵抗ストリングとをn個値配据に および割3の分割抵抗ストリングの過にで形成。 および割3の分割抵抗ストリングの過にで形成。 かよび割3の分割抵抗ストリングの過にで形成。 かよび割3の分割抵抗ストリングに遺源に かよびにより前記第1の別に依疑した。 R/2(Q)の抵抗とそそれぞれと、アースに接続した アクを第1のスイッチ回路と、アースに接続した。 R/2(Q)の抵抗と前記第3の分割抵抗ストリン グの各分割接点とをそれぞれ独立に選択して接続 させる第2のスイッテ回路と、前記第2の分割抵 抗ストリングの各分割接点の内より、一つの分割 接点を選択して基準電圧を出力するセレクターと、 を煽えることを特徴とする基準電圧発生回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は基準電圧発生回路に開し、特に分割抵抗により基準電圧を発生する基準電圧発生回路の改良に関する。

(従来の技術)

一般にA / D コンパータ等において、アナログ 電圧のレベルを判定してデジタル値に変換する場合には、前記アナログ電圧のレベルを比較照合するための誘導電圧の発生手段として、複数の分割 抵抗により構成した誘導電圧発生回路が用いられる

従来、との種の基準**は**圧発生回路においては、 その一例のブロック図が第3図に示されるように、 近流 は Vcc と T ー ス間を、 R / 2 (9)の抵抗と 1 5 個の R (9)の延抗、 及び R / 2 (9)の抵抗と が 底列 に 接続されて かり、 直旋 電域 Vcc は、 分割点 b1~b1 を介して 1 6 分割される。 分割点 b1~b1 に対応する 電圧は セレクター 7 に、 分割点 b12~b12 に対応する ほ圧は セレクター 8 に、 それぞれ入力される。

L-> ,

類3凶に示される従来例は、分解能が4ビットの場合の基準健正発生回路の構成例であるが、セレクタ5、6、7をよび8に対しては、それぞれセレクト信号S: およびS: が入力されてかり、このセレクト信号により制御されて、セレクター5、6、7及び8にかいては、それぞれ分割点しいっしょ、分割点しいっしょ、分割点に対応する電圧が選択されてセレクタ4に出力される。セレクタ4に出力される。セレクタ4に出力される。セレクタ4に出力される。セレクタ4に出力される。セレクタ4により1

1点を選択して出力しなければならないため、各分割点からセレクターまでの配線が多くなり、また8ピットのセレクト信号による制御により1入力を送択するセレクターの構成も複雑化され、例えば各種の周辺回路とともにA/Dコンパータを内蔵する1テップマイクロコンピュータを実現する場合などにかいては、他の周辺回路に比較して基準電圧発生回路の面積が大きく、チップ全体の面積が増大する要因となっている。

〔問題点を解決するための手段〕

本発明の基準電圧発生回路は、 直流電源とアース間に分割抵抗を接続して基準電圧を発生する 準電圧発生回路にかいて、 R (Q) の抵抗を n (正 整 放) 個直列に接続した第1の分割抵抗ストリンクと、 n R (Q) の抵抗を (n - 1) 個直列に接続した第2の分割抵抗ストリンクと、 R (Q) の抵抗を n 個直列に接続した第3の分割抵抗ストリンクと、 前記糾1・第2・第3の分割抵抗ストリンクの順に直列接続することにより前記基準分割抵抗として形成される一連の抵抗ストリンクと、 直 つの億圧が選択され、基準電圧Vref として出力される。即ち、セレクト信号So.S1.S2.S1.かよびSoの組合せにより、16種類の基準電圧を生成することができる。

[発明が解決しようとする問題点]

上述した従来の基準包圧発生回路は、抵抗値の等しい分割抵抗を発生しようとする基準電圧の種類ー1個直列に接続し、両端を含めた各分割抵抗の分割点の内の1つをセレクターで選択して基準電圧の分解にとなっているため、特に基準電圧の分解能を高くする場合には、分割抵抗に対応する分割点の数が増大し、従って全分割点の内より1つの分割点を選択して出力するセレクターの構成も複雑となり、これらを集積回路により実現する際にチョブ面積が増大するという欠点がある。

例えば、前述の第3図に示される従来例を8ビット分解能の基準電圧発生回路に適用する場合には、2個のR/2(Q)の抵抗の他に255(=2⁸-1)個の分割抵抗の256個の分割点の内から

成電旗に接続したR/2(Q)の抵抗と前記第1の分割抵抗ストリングの各分割接点とをそれぞれ独立に選択して接続させる第1のスヤッチ回路と、アースに接続したR/2(Q)の抵抗と前記第3の分割抵抗ストリングの各分割点とをそれぞれ独立に選択して接続させる第2のスイッチ回路と、前記第2の分割抵抗ストリングの各分割接点の内より1つの分割接点を選択して基準電圧を出力するセンクターとを備えて構成される。

〔突施例〕

次に、本発明について図面を参照して説明する。 第1 図は本発明の一実施例である。本実施例は、 4 ビット分解能の善単電圧を生成する場合の一例 で、セレクタ1 と、スイッチ回路2 および3 と、 9 個の抵抗R:-R。と、抵抗値R/2 (9)の抵抗 Ro と R:o、とが備えられている。

第1 図にかいて、スイッチ回路2 にはセレクト信号(S:.S:) により切替制側される切替スイッチ2-1~2~4 が含まれてかり、スイッチ回路3 にはセレクト信号(S:.S:) により切替制御

される切替スイッチ3~1~3~4が含まれてい る。直旋電源Vccは、R/2(A)の抵抗Ro に扱 税し、抵抗Ro はスイッチ回路2の各切替スイッ チ2-1,2-2,2-3,2-4を介して、抵 抗値R(Q)の各抵抗R1,R2,R1より成る第1の 抵抗ストリングの各分割点 &1,82,83,84 化接 続されるように形成され、一方、アース点は、R / 2 [2]の抵抗R toに接続し、抵抗Rto はスイッ テ回路3-1,3-2,3-3,3-4を介して、 抵抗値R(Q)の各抵抗R1.Rs,Rsより成る第3 の抵抗ストリングの各分割点 27. 28. 29. 210 **に接続されるように形成されている。また、前紀** 第1及び第3の抵抗ストリングの間には、抵抗値 4 R (2) の各抵抗 R 4 , R 5 , R 6 より成る第2の抵 抗ストリングが直列接続され、各分割点 & 4. a 5. 84、87 はそれぞれセレクター1 に接続されてい

. .

スイッチ回路 2 にセレクト信号 (S1.S2) = (0.0) が入力された場合には、スイッテ回路 2 の切替スイッテ 2 - 1 がオン、切替スイッテ 2 - 2 ~

きには4.2 図(3)に示すように(14.5/16)Vcc. (10.5/16)Vcc. (6.5/16)Vcc. (25/16) Vcc. (25/16) Vcc. の4通りの高準電圧Vrefが得られ、セレクト信号(S3.S2)=(1.1) のときには第2図(4)に示すように(15.5/16)Vcc. (11.5/16) Vcc. (7.5/16)Vcc. (3.5/16)Vcc. の4通りの基準電圧Vrefが得られる。従って、セレクト信号(S3.S2)をよび(S1.Se)の組合せにより合計16通りの基準電圧が得られる。

をお、上記の実施例においては4 ビット分解能の場合について説明したが、一般的にはN(正整数)ビット分解能の場合にも適用され、例えば8ビット分解能の場合には第1 図の抵抗値 R/2 (4)の抵抗Ro と、Rioの間に直列接続される各抵抗ストリングのうち、第1 の抵抗ストリングと第3 の抵抗ストリングは、それぞれ15 個のR(4)の抵抗によって構成され、第3 の抵抗ストリングは15 個の16 R(4)の抵抗によって構成される。この場合には(0.5/256)Vcc~(255.5/256)Vcc~(255.5/256)Vcc~の256 通りの基準電圧が得られる。

2-4がオフとなり、スイッチ回路3にかいて切替スイッチ3-1がオン、切替スイッチ3-2~3-4がオフとなる。このときセレクト信号(S1.So) の組合せにより無2図(I)に示すようにそれぞれ(125/16)Vcc.(4.5/

次に、セレクト信号(Si,Si)=(0.1)のとき、スイッチ回路2の切替スイッチ2-2がオン、切替スイッチ2-1.2-3.2-4がオフとなり、スイッチ回路3の切替スイッチ3-2がオン、切替スイッチ3-1.3-3.3-4がオフとなる。このときセレクト信号(Si,So)の組合せにより第2図(2)に示すように(135/16)Vcc,(1.5/16)Vcc,(9.5/16)Vcc,(5.5/16)Vcc,(1.5/16)Vcc,(9.5/16)Vcc,(5.5/16)Vcc,(1.5/16)

前述の4ビット分解能および8ビット分解能の各場合にかいて、前者の場合には2つのスイッチ 回路と相対応する抵抗ストリングとの間の結線数は計8本、後者の場合には計32本で、セレクターと相対応する抵抗ストリングとの間の結線数は前者の場合は4本、後者の場合は16本となる。 これらの結線数は、従来の基準電圧発生回路における結線数に比較して大幅に削波される。特に結線数の削減度は分解能が高くなるほどその効果が幽箸である。

尚、第1図および第3図で示したスイッチ回路は機械的スイッチで図示してあるが、本実施例の 基準電圧発生回路を集積回路上で実現する際には MOSトランジスタ等で構成できることは言うま でもない。

(発明の効果)


以上説明したように、本発明は、復硫電源とアース間に若準分割抵抗を接続して構成される基準 電圧発生回路に適用することができ、前記基準分割抵抗と対応するセレクター等との間の結解数を 大幅に削破することにより、前紀セレクター等の 構成を簡素化することが可能であり、集般回路に よる実現も極めて小さいチップ面積により可能で ある。


4. 図面の簡単な説明

第1図は本発明の一実施例を示すブロック図、第2図は前記一実施例にかける若準電圧生成図、第3図は従来の結準電圧発生回路のブロック図である。

1 , 4 , 5 , 6 , 7 . 8 ……セレクター、2 . 3 ……スイッチ回路、2-1~2~4 , 3~1~ 3~4 ……切替スイッチ。

代學人 弁理士 內 原 晋





Vcc R/2 セレクター R R セレフター R R センタ R R R セレクター R R R R b 15 R P/2

第 3 图(从来例)